DSP与单片机通信的多种方案设计
2 并行通信设计与实现
2.1 VC5402的HPI接口原理
HPI一8是一个8位(HD0～HD7)的连接DSP与主机设备或主处理器的并行接口。DSP与主机通过DSP的片内RAM交换数据，整个片内RAM都可以作为HPI一8的存储器。HPIA地址寄存器只能由主机直接访问，存放当前寻址的存储器的地址；HPID数据锁存器只能由主机直接访问，存放当前要写入或读出的数据；HPIC控制寄存器可以被主机和VC5402共同访问。HPI本身的硬件中断逻辑可以完成主从设备之间的握手，主机通过置HPIC中的特定位产生DSP中断，同样DSP通过nHINT引脚对主机产生中断。HRDY引脚用于自动调节主机访问HPI的速度，使慢速外部主机与DSP能很好地匹配。HRDY由HCS使能，即当HCS为高时HRDY一直为高，而当EMUl／nOFF为低时，HDRY输出高阻。
HPI连接如图4所示。
2.2 并行接口设计
将C51置为主机，VC5402置为从机。C51的PO口和HPI的8位数据线HD0～HD7相连作为数据传输通道，P1．0～P1．3设置为输出控制HPI口的操作。其中P1．0作为读写控制选通信号连接HR／W；P1．1连接字节识别信号HBIL，控制读写数据是属于16位字的第1还是第2字节；P1．2和P1．3分别连接HCNTL0和HCNTLl，以实现对HPIC、HPIA和HPID寄存器的访问；nRD和nWR连接nHDSl和nHDS2作为数据选通信号来锁存有效的HCNTLO／1、HBIL和HR／W信号。nINTl作为输入，与HPI口的主机中断信号nHINT相连。nHCS一直接地，而nHAS口和ALE口相连接，在HCNTL0／I、HBIL和HR／W信号有效之后，设置nHDSl为低电平，则实现了读写的数据选通，从而完成C51对VC5402 HPI口的读写操作。在数据交换过程中，C51向HPI发送数据时，通过置VC5402的HPI控制寄存器HPIC中的DSPINT位为l来中断VC5402。C51接收来自HPI的数据时通过查询方式，当VC5402 DSP准备发送数据时，置nHINT信号为低；C51查询到nlNTl为低时，调用接收数据子程序来实现数据的接收。
C51与VC5402的并行连接如图5所示。
主机接收和发送初始化程序(以图5连接为例)：
RTITEADDRESS： ；写入VC5402存储器地址信息
CLR P1．2
注：①HBlL脚在传输过程中指示当前字节为第l还是第2字节。
②为方便DSP自举引导加载程序．常采用将nHlNT脚直接与INT2
脚相连。
图5 AT89C51与V05402的并行连接
SETB P1．3 ；主机可读写HPlA地址寄存器
CLR P1．0 ；主机要求写选通HPI一8
MOV P0，A ；写入8位地址
CALL DELAY ；等待地址写入完成
READDATA： ；读出VC5402存储器数据信息
SETB P1．2
CLR P1．3 ；主机可读写HPID数据寄存器
SET P1．0 ；主机要求读选通HPI一8
MOVA，P0 ；读出8位数据
CALL DELAY ；等待数据读出完成
WRITEDATA： ；写入VC5402存储器数据信息
SETB Pl．2
CLR P1．3 ；主机可读写HPID数据寄存器
CLR P1．0 ；主机要求写选通HPI一8
MOV P0，A ;写入8位数据
CALL DELAY ；等待数据写入完成
不管是串行连接还是并行连接，都要考虑到VC5402是采用3．3 V供电，C51采用5 V供电。两者之间存在信号电平的差异而不能直接相连，应互连接口隔离器件。
结 语
在SCI串行通信调试中，发现由于DSP的运行频率在100 MHz左右，造成内部数据时钟CLKG过快，不能与C51串口采样频率保持一致，需要软件加以处理，这样会额外消耗DSP资源。因此可以考虑将发送时钟CLKX和接收时钟CLKR接外部时钟源(慢于DSP时钟)，以保证与C51串口采样频率的一致。另外在并行通信的调试中，可以知道通过HPI-8口并行通信完全没有硬件和软件开销，由DSP自身的硬件来协调冲突，因此HPI-8口使用于与单片机构件较好的主从双CPU处理器平台。
- 上一篇：基于EDA技术的FPGA设计
- 下一篇：基于CDMA的无线图像监控终端设计
