基于CDMA的无线图像监控终端设计
出处：论文网
时间：2007-03-07
目前，数字类消费电子产品的需求增长惊人。在这些产品中，成像和视频类产品比重很大。并且技术积累日益成熟，单说算法有静态图像的JPEG标准、动态视频的MPEG1、MPEG2、MPEG3和H.263、H.264,并有向H.264过渡的趋势。将相关的图像技术应用于生产中将是我们考虑的一个重要方向。在银行、变电站、车站等场所，需要重点考虑单张图片的提取分析要求，以及控制应用成本，所以用M-JPEG算法比较合适。
CPU采用TI公司芯片TMS320DSC21。该芯片是TI公司推出的一款基于多处理器架构之上的DSP数字图像处理器。其采用一个ARM7 32 位 RISC 微控制器来处理非成像功能，并用作整个系统的主控制器，同时采用可编程的 C5409 DSP 核心处理图像解码。另外，DSC21 还集成了专门用于处理大部分复杂计算图像任务的可编程协处理器。其中一个协处理器——图像处理引擎iMX执行 DCT、反向DCT，其它协处理器执行可变长度编码/解码、量化与逆量化。
系统软件结构
本监控系统基于TMS320DSC21嵌入式处理器平台和嵌入式Linux系统，分为远程现场采集端和本地监控终端，通过CDMA无线网络进行传输，如图1所示。现场采集端采集监控现场单帧图像和视频连续帧并编码压缩成M-JPEG并保存成文件，然后通过CDMA网路传给本地监控端。监控端接收到图像数据后，进M-JPEG解码并在模拟液晶屏上显示出来。M-JPEG采用帧内压缩算法，对长时间没有变化的对象可以达到较高的压缩比，并且成本较低，从而实现在带宽有限的情况下实现远程观测。本文主要介绍监控终端的设计。
系统硬件结构
系统监控终端硬件组成结构如图2所示。
 图1 无线图像监控系统结构 |
 图2系统硬件结构 |
CPU采用TI公司芯片TMS320DSC21。该芯片是TI公司推出的一款基于多处理器架构之上的DSP数字图像处理器。其采用一个ARM7 32 位 RISC 微控制器来处理非成像功能，并用作整个系统的主控制器，同时采用可编程的 C5409 DSP 核心处理图像解码。另外，DSC21 还集成了专门用于处理大部分复杂计算图像任务的可编程协处理器。其中一个协处理器——图像处理引擎iMX执行 DCT、反向DCT，其它协处理器执行可变长度编码/解码、量化与逆量化。
电源模块负责电源的平稳输出和监视。
CDMA无线接收模块接收JPEG数据流，并存放到SDRAM中。图像显示模块将解压后的原始图像在电视或模拟液晶屏上显示出来。 存储器模块由FLASH与SDRAM组成。FLASH存储器用来存储程序，是系统独立运行(脱机运行)必不可少的组成部分。SDRAM存储器用于系统软件的运行以及图像数据的存储。这样可以调用以前的图像数据，用于研究。
调试仿真模块用于调试仿真使用，还可以通过它将图像数据从SDRAM中导入电脑中。
 |
系统的设计基于开放源代码Linux操作系统，本系统移植的是2.4版本。整个Linux系统的层次结构如图3所示。
