“集成电路版图设计”教学探索与实践
中图分类号：G642.0 文献标识码：A 文章编号：1007-0079（2014）36-0125-02
集成电路是当今信息技术产业高速发展的基础和源动力，已经高度渗透与融合到国民经济和社会发展的每个领域，其技术水平和发展规模已成为衡量一个国家产业竞争力和综合国力的重要标志之一[1]，美国更将其视为未来20年从根本上改造制造业的四大技术领域之首。我国拥有全球最大、增长最快的集成电路市场，2013年规模达9166亿元，占全球市场份额的50%左右。近年来，国家大力发展集成电路，在上海浦东等地建立了集成电路产业基地，对于集成电路设计、制造、封装、测试等方面的专门技术人才需求巨大。为了适应产业需求，推进我国集成电路发展，许多高校开设了电子科学与技术专业，以培养集成电路方向的专业人才。集成电路版图设计是电路设计与集成电路工艺之间必不可少的环节。据相关统计，在从事集成电路设计工作的电子科学与技术专业的应届毕业生中，由于具有更多的电路知识储备，研究生的从业比例比本科生高出很多。而以集成电路版图为代表包括集成电路测试以及工艺等与集成电路设计相关的工作，相对而言对电路设计知识的要求低很多。因而集成电路版图设计岗位对本科生而言更具竞争力。在版图设计岗位工作若干年知识和经验的积累也将有利于从事集成电路设计工作。因此，版图设计工程师的培养也成为了上海电力学院电子科学与技术专业本科人才培养的重要方向和办学特色。本文根据上海电力学院电子科学与技术专业建设的目标，结合本校人才培养和专业建设目标，就集成电路版图设计理论和实验教学环节进行了探索和实践。
一、优化理论教学方法，丰富教学手段，突出课程特点
集成电路版图作为一门电子科学与技术专业重要的专业课程，教学内容与电子技术（模拟电路和数字电路）、半导体器件、集成电路设计基础等先修课程中的电路理论、器件基础和工艺原理等理论知识紧密联系，同时版图设计具有很强的实践特点。因此，必须从本专业学生的实际特点和整个专业课程布局出发，注重课程与其他课程承前启后，有机融合，摸索出一套实用有效的教学方法。在理论授课过程中从集成电路的设计流程入手，在CMOS集成电路和双极集成电路基本工艺进行概述的基础上，从版图基本单元到电路再到芯片循序渐进地讲授集成电路版图结构、设计原理和方法，做到与上游知识点的融会贯通。
集成电路的规模已发展到片上系统（SOC）阶段，教科书的更新速度远远落后于集成电路技术的发展速度。集成电路工艺线宽达到了纳米量级，对于集成电路版图设计在当前工艺条件下出现的新问题和新规则，通过查阅最新的文献资料，向学生介绍版图设计前沿技术与发展趋势，开拓学生视野，提升学习热情。在课堂教学中尽量减少冗长的公式和繁复的理论推导，将理论讲解和工程实践相结合，通过工程案例使学生了解版图设计是科学、技术和经验的有机结合。比如，在有关天线效应的教学过程中针对一款采用中芯国际（SMIC）0.18um 1p6m工艺的雷达信号处理SOC 芯片，结合跳线法和反偏二极管的天线效应消除方法，详细阐述版图设计中完全修正天线规则违例的关键步骤，极大地激发了学生的学习兴趣，收到了较好的教学效果。
集成电路版图起着承接电路设计和芯片实现的重要作用。通过版图设计，可以将立体的电路转化为二维的平面几何图形，再通过工艺加工转化为基于半导体硅材料的立体结构[2]。集成电路版图设计是集成电路流程中的重要环节，与集成电路工艺密切相关。为了让学生获得直观、准确和清楚的认识，制作了形象生动、图文并茂的多媒体教学课件，将集成电路典型的设计流程、双极和CMOS集成电路工艺流程、芯片内部结构、版图的层次等内容以图片、Flash动画、视频等形式进行展示。
版图包含了集成电路尺寸、各层拓扑定义等器件相关的物理信息数据[3]。掩膜上的图形决定着芯片上器件或连接物理层的尺寸。因此版图上的几何图形尺寸与芯片上物理层的尺寸直接相关。而集成电路制造厂家根据版图数据来制造掩膜，对于同种工艺各个foundry厂商所提供的版图设计规则各不相同[4]。教学实践中注意将先进的典型芯片版图设计实例引入课堂，例如举出台湾积体电路制造公司（TSMC）的45nm CMOS工艺的数模转换器的芯片版图实例，让学生从当今业界实际制造芯片的角度学习和掌握版图设计的规则，同时切实感受到模拟版图和数字版图设计的艺术。
二、利用业界主流EDA工具，构建基于完整版图设计流程的实验体系
集成电路版图设计实验采用了Cadence公司的EDA工具进行版图设计。Cadence的EDA产品涵盖了电子设计的整个流程，包括系统级设计、功能验证、集成电路（IC）综合及布局布线、物理验证、PCB设计和硬件仿真建模模拟、混合信号及射频IC设计、全定制IC设计等。全球知名半导体与电子系统公司如AMD、NEC、三星、飞利浦均将Cadence软件作为其全球设计的标准。将业界主流的EDA设计软件引入实验教学环节，有利于学生毕业后很快适应岗位，尽快进入角色。
专业实验室配备了多台高性能Sun服务器、工作站以及60台供学生实验用的PC机。服务器中安装的Cadence 工具主要包括：Verilog HDL的仿真工具Verilog-X、电路图设计工具Composer、电路模拟工具Analog Artist、版图设计工具Virtuoso Layout Editing、版图验证工具Dracula 和Diva、自动布局布线工具Preview和Silicon Ensemble。 Cadence软件是按照库（Library）、单元（Cell）、和视图（View）的层次实现对文件的管理。库、单元和视图三者之间的关系为库文件是一组单元的集合，包含着各个单元的不同视图。库文件包括技术库和设计库两种，设计库是针对用户设立，不同的用户可以有不同的设计库。而技术库是针对工艺设立，不同特征尺寸的工艺、不同的芯片制造商的技术库不同。为了让学生在掌握主流EDA工具使用的同时对版图设计流程有准确、深入的理解，安排针对无锡上华公司0.6um两层多晶硅两层金属（Double Poly Double Metal）混合信号CMOS工艺的一系列实验让学生掌握包括从电路图的建立、版图建立与编辑、电学规则检查（ERC），设计规则检查（DRC）、到电路图-版图一致性检查（LVS）的完整的版图设计流程[5]。通过完整的基于设计流程的版图实验使学生能较好地掌握电路设计工具Composer、版图设计工具Virtuoso Layout Editor以及版图验证工具Dracula和Diva的使用，同时对版图设计的关键步骤形成清晰的认识。
以下以CMOS与非门为例，介绍基于一个完整的数字版图设计流程的教学实例。
在CMOS与非门的版图设计中，首先要求学生建立设计库和技术库，在技术库中加载CSMC 0.6um的工艺的技术文件，将设计库与技术库进行关联。然后在设计库中用Composer中建立相应的电路原理图（schematic），进行ERC检查。再根据电路原理图用Virtuoso Layout Editor工具绘制对应的版图（layout）。版图绘制步骤依次为MOS晶体管的有源区、多晶硅栅极、MOS管源区和漏区的接触孔、P+注入、N阱、N阱接触、N+注入、衬底接触、金属连线、电源线、地线、输入及输出。基本的版图绘制完成之后，将输入、输出端口以及电源线和地线的名称标注于版图的适当位置处，再在Dracula工具中利用几何设计规则文件进行DRC验证。然后利用GDS版图数据与电路图网表进行版图与原理图一致性检查（LVS），修改其中的错误并按最小面积优化版图，最后版图全部通过检查，设计完成。图1和图2分别给出了CMOS与非门的原理图和版图。
三、结束语
集成电路版图设计教学是电子科学与技术专业和相关电类专业培养应用型集成电路人才的重要环节，使学生巩固了集成电路电路原理、工艺和器件等理论知识，掌握了集成电路版图设计流程、方法和主流的EDA版图工具的使用，提高了学生的工程实践能力，同时培养了学生分析问题、解决问题的能力。随着集成电路飞速发展到纳米工艺，版图相关的新技术和设计规则不断涌现。因此，在今后的教学改革工作中，与时俱进，围绕先进的实际设计案例将课堂教学和设计应用紧密结合，构建集成电路版图设计的教学和实践体系，具有重要的意义。
